

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2002-098931

(43)Date of publication of application : 05.04.2002

(51)Int.Cl. G02F 1/01
G06E 1/02

(21)Application number : 2001-209036 (71)Applicant : LUCENT TECHNOL INC

(22)Date of filing : 10.07.2001 (72)Inventor : JAKUES JAMES J
PRESBY HERMAN M

(30)Priority


Priority number : 2000 616107 Priority date : 14.07.2000 Priority country : US

(54) OPTICAL DEVICE AND OPTICAL COMPUTER

(57)Abstract:

PROBLEM TO BE SOLVED: To provide an optical device for executing an arithmetic function as a coupling type Boolean logic operation, and to provide the optical device for ciphering and deciphering data.

SOLUTION: This optical device is an optical device (50) for performing at least one Boolean logic operation and the device (50) has at least first and second input signals (54, 58) and at least one output signal (OUT). The optical device includes at least one interferferometer device for receiving at least the first and second input signals and also has at least one optical amplifier (64, 66) generating an output signal for executing at least one Boolean logic operation, by creating a phase difference between inputs of the first and second input signals.



A	B	OUT
0	0	0
0	1	1
1	0	1
1	1	1

(b)

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

* NOTICES *

JPO and INPIT are not responsible for any damages caused by the use of this translation.

- 1.This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] In the optical device for performing at least one Boolean-logic actuation which has the 1st and 2nd input signals and at least one output signal at least At least one interferometer for [said] receiving the 1st and 2nd input signals at least, The optical device characterized by having at least one optical amplifier for uniting with said at least one interferometer, and initiating the phase contrast in said output joint with which the 1st and 2nd inputs are combined at least.

[Claim 2] Said phase contrast is an optical device according to claim 1 characterized by corresponding to at least one of constructive interference and destructive interference.

[Claim 3] Said at least one interferometer is an optical device according to claim 2 characterized by including the 1st and 2nd waveguides at least.

[Claim 4] Said optical amplifier is an optical device according to claim 3 with which phase contrast produced to said 1st and 2nd optical amplifiers including the 1st and 2nd optical amplifiers corresponding to the 1st and 2nd waveguides, respectively is characterized by corresponding to Boolean-logic actuation.

[Claim 5] The optical device according to claim 4 characterized by the phase contrast which it is combined with said 1st and 2nd waveguides, respectively, and said 1st and 2nd input signals produce with said 1st and 2nd amplifiers being whenever [zero] (0 degree) as Boolean-logic OR actuation is formed.

[Claim 6] The optical device according to claim 4 characterized by the phase contrast which it is combined with each of said 1st and 2nd waveguides, and said both 1st and 2nd input signals produce with said 1st and 2nd amplifiers being whenever [zero] (0 degree) as Boolean-logic AND actuation is formed.

[Claim 7] The optical device according to claim 4 characterized by the phase contrast which it is combined with said 1st and 2nd waveguides, respectively, and said 1st and 2nd input signals produce with said 1st and 2nd amplifiers being 180 degrees (180 degrees) as Boolean-logic XOR actuation is formed.

[Claim 8] It is the optical device according to claim 4 with which said 1st and 2nd input signals are combined with said 1st and 2nd waveguides, respectively, said 2nd input signal is a CLOCK signal, and phase contrast produced with said 1st and 2nd amplifiers is characterized by being 180 degrees (180 degrees) as Boolean-logic NOT actuation is formed.

[Claim 9] In the optical computer for calculating SUM and a CARRY output signal from the 1st and 2nd input signals The 1st optical Boolean-logic XOR gate and the 1st optical Boolean-logic AND gate are included. Said 1st optical Boolean-logic XOR gate By introducing 180-degree relative topology delay between the 1st interferometer which has the 1st and 2nd waveguides for receiving said 1st and 2nd input signals, respectively, and generating a SUM output signal, and said 1st and 2nd waveguide The 1st phase lag for initiating interference between said 1st and 2nd input signal is included in forming a SUM output signal. Said 1st optical Boolean-logic AND gate Respectively, the 2nd interferometer which has the 3rd and 4th waveguides for generating a CARRY output signal, and said 3rd and 4th waveguides so that said a part of 1st and 2nd input signals may be received one side of said 1st and 2nd input signals -- binary one -- with the 1st divider for dividing the photoelectrical force from one side of said 1st and 2nd input signals, when it is 1 The optical computer characterized by including the 2nd phase lag for initiating interference between said the 1st

and 2nd input signal in forming said carry output signal by introducing 0-degree relative topology delay between said 3rd and 4th waveguide.

[Claim 10] It has further the 2nd optical Boolean-logic XOR gate, the 2nd optical Boolean-logic AND gate, and the optical Boolean-logic OR gate. Said 2nd optical Boolean-logic XOR gate A SUM output signal and the 3rd input signal are received, respectively, and it is FULL. ADDER The 3rd interferometer which has the 5th and 6th waveguides for generating a SUM output signal, By introducing 180-degree relative topology delay between said 5th and 6th waveguide FULL ADDER In forming a SUM output signal The 3rd phase lag for initiating interference between a SUM output signal and the 3rd input signal is included. Said 2nd optical Boolean-logic AND gate The 4th interferometer which has the 7th and 8th waveguides for generating an AND output signal, said 7th and 8th input signals -- binary one -- so that it may be 1 and each of said 7th and 8th waveguides may receive a part of SUM output and 3rd input signal either a SUM output signal or the 3rd input signal -- binary one -- with the 2nd divider for dividing the photoelectrical force from either a SUM output signal or the 3rd input signal, when it is 1 By introducing 0-degree relative topology delay between the 7th and 8th waveguides In forming an AND output signal, the 4th phase lag for initiating interference between a SUM output signal and the 3rd input signal is included. Said optical Boolean-logic OR gate A SUM output signal and an AND output signal are received, respectively, and it is FULL. ADDER The 5th interferometer which has the 9th and 10th waveguides for generating a CARRY output signal, By introducing 0-degree relative topology delay between said 9th and 10th waveguide FULL ADDER Optical computer according to claim 9 characterized by including the 5th phase lag for initiating interference between a SUM output signal and an AND output signal in forming a CARRY output signal.

[Claim 11] Said 1st phase lag contains the 1st and 2nd optical amplifiers corresponding to said 1st and 2nd waveguides. Said 2nd phase lag The 3rd and 4th optical amplifiers corresponding to said 3rd and 4th waveguides are included. Said 3rd phase lag The 5th and 6th optical amplifiers corresponding to said 5th and 6th waveguides are included. Said 4th phase lag Said 5th phase lag is an optical computer according to claim 10 characterized by including the 9th and 10th optical amplifiers corresponding to said 9th and 10th waveguides including the 7th and 8th optical amplifiers corresponding to said 7th and 8th waveguides.

[Claim 12] one side of said 1st and 2nd input signals -- binary one -- when it is 1, at least one side of the 3rd and 4th waveguides (One third) of the photoelectrical force from one side of said 1st and 2nd input signals is received. Another side of said 3rd and 4th waveguides receives (two thirds) of the photoelectrical force from one side of said 1st and 2nd input signals. either said SUM output signal or the 3rd input signal -- binary ones, when it is 1 At least one side of said 7th and 8th waveguides receives (one third) of the photoelectrical force from either said SUM output signal or the 3rd input signal. The optical computer according to claim 11 with which another side of said 7th and 8th waveguides is characterized by receiving (two thirds) of the photoelectrical force from said another side of said SUM output signal and the 3rd input signal.

[Claim 13] The optical computer according to claim 12 with which at least one side of said 1st and 2nd dividers is characterized by including at least one Y junction device.

[Claim 14] The optical computer according to claim 13 with which said at least one Y junction device is characterized by including a multimode interference coupler.

[Claim 15] Said 1st and 2nd optical amplifiers guide the initial relative topology difference of 180 degrees. Said 3rd and 4th optical amplifiers guide the initial relative topology difference of 0 times. The optical computer according to claim 11 characterized by for said 5th and 6th optical amplifiers guiding the initial relative topology difference of 180 degrees, for said 7th and 8th optical amplifiers guiding the initial relative topology difference of 0 times, and said 9th and 10th optical amplifiers guiding the initial relative topology difference of 0 times.

[Claim 16] In the optical device for answering receiving data and an optical keying signal, and enciphering data At least one interferometer which has the 1st and 2nd waveguides is included. Said 1st waveguide Said data and an optical keying signal are received. Said 2nd waveguide It is what receives said data made behind in a phase, and said optical keying signal. Said optical device Guide 180-degree initial relative topology delay between said the 1st and 2nd waveguide, and it answers receiving binary 1 from said optical keying signal. Reception of 1 is answered. binary one from said optical keying signal which was made to produce the 1st 180-degree additional relative topology

delay between said waveguides, and carried out phase lag -- The optical device characterized by including further at least one optical amplifier for producing the 2nd 180-degree additional relative topology delay between said waveguides.

[Claim 17] The optical device according to claim 16 characterized by including further Y junction device which makes the output node by which the data which said 1st and 2nd waveguides were made to adjoin each other, and were enciphered are generated.

[Claim 18] The optical device according to claim 17 with which said Y junction device is characterized by including a multimode interference coupler.

[Claim 19] The optical device according to claim 16 characterized by each waveguide containing the unified optical amplifier.

[Translation done.]

* NOTICES *

JPO and INPIT are not responsible for any damages caused by the use of this translation.

- 1.This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Field of the Invention] This invention relates to OPUTIKUSU and relates to the computing system which uses an optical element especially.

[0002]

[Description of the Prior Art] Research remarkable to development of the network system which offers big bandwidth has been made rather than it increased the rate of data transmission. Now, the optical network system which operates with the transmission speed which is a bigger wavelength channel than a 80-wave channel, and exceeds a second in 10 gigabits /is commercially available. However, in the experiment at a laboratory, transmission speed of 100 gigabits/second was realized recently. as the further information -- Mikkleson etc. -- "Unrepeated Transmission over 150 km of Nonzero-DispersionFiber at 100 Gbit/s with Semiconductor Based Pulse Source and Demultiplexer and Clock Recovery" to depend -- refer to Electronic Letters, Vol.35, and No.21 (October 1999).

[0003] The load on a network has also increased with increase of this transmission speed and bandwidth capacity. The load on a network is based on a user's number of increases which ask for network access. A load is related also to increase of the number of the applications for such user access. Such applications contain intranet and an Internet access in for example, e business activity, a condominium rate website, and a list.

[0004] The concern about data security also produced increase of the need on a network. Data security needs use of a code secretary method (cryptography). A code secretary method may be defined as a technique of preventing a tapping person (eavesdroppers) understanding the semantics of the monitored information. As further information, it is Schneier. Refer to U.S. Pat. No. 5,696,828 (henceforth "Koopman") by Applied Cryptography, Second Edition, Wiley & Sons 1996 (henceforth "Schneier") and Koopman to depend, and Jr. One direction transmission of a message safe in code contains two main process steps. That is, in order to hide the semantics of a message from 1 tapping person, it is the step which decodes the message enciphered using the security key so that the step which enciphers a message using a security key, and the user by whom 2 intentions were done can understand the message.

[0005] The step of current, encryption, and decode is performed in a form with electric message and enciphered message. The original message is the set of a lightwave signal, and this requires time amount, especially when conversion to an electric expression is needed. Refer to U.S. Pat. No. 5,864,625 by Rutledge about the further information. In this application, the message in the format of electric data is a light digital signal which uses a binary scheme as known in this technical field. Introduction to Switching Theory and Logical Design by Hill and Richardson, Third Edition, and Wiley & Sons 1981(henceforth "Hill") pp.1-21 Refer to.

[0006] In such a situation, a lightwave signal is first changed into an electric expression, and it is used for it any of various techniques known in this technical field they are, and it is enciphered. For example, Koopman It reaches. Schneier Refer to. Then, the enciphered electric expression is transmitted to the user who changed into the optical format, was returned and was meant by extending a light beam using the enciphered electric expression. The meant user reconverts and returns the received signal which was formatted optically to an electric format. In an electric format, the received signal is decoded and may be again changed into a lightwave signal for the further

processing by a user's network.

[0007] the operation which enciphers and decodes data -- an intensive process step is traditionally performed by the Boolean (Boolean) logical circuit with a semi-conductor. If the need on a network grows in connection with a transfer rate and bandwidth capacity, finally switching and the processing limit of a semiconductor device will serve as a bottleneck, when offering data security. In the future which is not a long distance, it considers that a future optical network may be sunk for many reasons a semi-conductor comparatively more nearly high-speed than a current device includes the problem of security. This is based on historical increase of the processing power of a semi-conductor, and a switching rate, and increase of the bandwidth capacity in an optical network.

[0008] Therefore, the efforts for investigation which focused on the functional alternative to the semi-conductor which offers the switching and the processing time which can suit with network transmission speed were able to begin. Emergency was made about using the electrooptics and the optical device for performing various calculation functions. Refer to U.S. Pat. No. 5,208,705 by Avramopolous etc. for the further information. The operation-function currently called for includes joint Boolean-logic actuation required in order to encipher and decode data. Although Boolean-logic actuation is not limited to this, it includes an exclusive nondisjunction (X-NOR) function in AND, OR, NOT, NAND, NOR, an exclusive OR (XOR), and a list. Refer to pp.22-137 of Hill.

[0009] The optical device for performing logic actuation is known. About the further information, it is Islam. Refer to U.S. Pat. No. 3,984,785 by Riseberg etc., and U.S. Pat. No. 4,632,518 by Jensen in U.S. Pat. No. 4,932,739 and U.S. Pat. No. 5,353,114 by Hansen, and a list. However, amelioration of the optical device for performing logic actuation is still needed.

[0010]

[Problem(s) to be Solved by the Invention] And the need of receiving the optical device for, for example, performing a calculation function like association Boolean-logic actuation exists. Moreover, the need of receiving the optical device for enciphering and decoding data also exists.

[0011]

[Means for Solving the Problem] The optical device for performing at least one operation-function is indicated. In the 1st operation gestalt of this invention, the optical logical device which receives the 1st and 2nd optical input signals typically is explained. An optical output signal is generated by the device according to the Boolean actuation performed about an optical input signal. An optical logical device can perform various Boolean actuation which includes NOT, NAND, NOR, and a X-NOR function in AND, OR, and an XOR list. An optical logical device realizes these and other functions by including the phase lag element for producing the waveguide of a pair, and interference.

[0012] In 1 operation gestalt, an optical logical device contains an interferometer like a Mach ZENDA interferometer (MZI) or the Michelson (Miclelson) interferometer (MI). An interferometer device consists of the 3 configurations of port for receiving the 1st and 2nd inputs, and generating one output. In order that an interferometer may receive the 1st and 2nd optical input signals, respectively, it has the 1st and 2nd waveguides at least. The 1st and 2nd waveguides are combined in the output by which an optical output signal is generated. Each waveguide has at least one amplifier like the semi-conductor optical amplifier (SOA) united with it. desirable -- amplifier -- a single substrate top -- each -- it may be unified by the monolithic in each waveguide. In an output, the amplifier in each waveguide is constituted so that relative phase contrast may be produced between waveguides. The selected relative phase contrast corresponds to Boolean actuation of an optical logical device.

[0013] In an example, an optical logical device has the relative phase contrast of 180 degrees (180 degrees), in order to support XOR Boolean actuation. The table of truth value showing actuation of XOR Boolean actuation is shown in drawing 3 (b). the case where both 1st and 2nd input lightwave signals show binary 1 -- an optical logical device -- binary one -- the output lightwave signal showing 0 is produced. Here, since relative topology initiates destructive (destructive) interference as shown in drawing 1 (a), binary 0 output is generated.

[0014] both input lightwave signals -- binary one -- when it expresses 1, the phase shift only of the 180 degrees of one side of the input lightwave signals is carried out to the input lightwave signal of another side. And it is combined with the input lightwave signal of another side in an output, and interferes in the input lightwave signal by which the phase shift was carried out destructively

mutually. if it is made such -- an output lightwave signal -- binary one -- it is generated so that 0 may be expressed. both input lightwave signals -- binary one -- the light which passes along it in any waveguide when it expresses 0 -- there is nothing -- binary one -- it becomes an output lightwave signal showing 0.

[0015] however, one input lightwave signal -- binary one -- 1 -- expressing -- the input lightwave signal of another side -- binary one -- the case where 0 is expressed -- an output lightwave signal -- binary one -- it is generated so that 1 may be expressed. this situation -- setting -- binary one -- the optical power showing 1 progresses through one waveguide, and the waveguide of another side does not receive optical power. the output of an interferometer -- setting -- binary one -- the optical power showing 1 -- binary one -- it combines with the lightwave signal showing 0 -- having -- binary one -- an output lightwave signal equal to 1 is acquired.

[0016]

[Embodiment of the Invention] This invention uses the interference principle for realizing various calculation functions. These calculation functions include Boolean actuation like AND, OR, XOR, NOT, NAND, NOR, and X-NOR. the waveguide of the pair by which this invention was combined with the phase lag element -- or an interferometer device may realize in alternative. The principle of a constructive (constructive) and destructive (destructive) interference may be used by this configuration as shown in drawing 1 (a) and 1 (b). For the purpose of this invention, an interferometer device contains a Mach ZENDA interferometer (MZI) and a Michelson interferometer (MI), for example, although various alternatives for this contractor become clear from the indication in here.

[0017] In drawing 1 (a), 1st 3 port interferometer device 10 is shown. A device 10 has the 1st input 12 and 2nd input 14 for receiving 1st (A) input lightwave signal 16 and 2nd (B) input lightwave signal 18, respectively. the illustrated example -- setting -- both A and B -- binary one -- it corresponds to 1. A device 10 carries out the phase shift of one input lightwave signal only for relative topology difference [of 180 degrees (180 degrees)] $\Delta\phi$ to the input lightwave signal of another side. The peak of the input lightwave signal by which the phase shift was carried out by making it such is in agreement with the trough of the input lightwave signal of another side. When both optical input signals are combined in an output 22 by the device 10, destructive interference arises. as a result -- the output (C) lightwave signal 20 -- binary one -- 0 is shown.

[0018] In drawing 1 (b), 2nd 3 port interferometer device 30 which has relative topology difference $\Delta\phi$ of whenever [zero] (0 degree) is shown. A device 30 has the 1st input 32 and 2nd input 34 for receiving the 1st (A) input lightwave signal 36 and the 2nd (B) input lightwave signal 38, respectively. In the illustrated example, as for A and B, both correspond to binary 1. A device 30 carries out the phase shift of one input lightwave signal only for relative topology difference $\Delta\phi$ of whenever [zero] (0 degree) to the input lightwave signal of another side. By making it such, the peak of the input lightwave signal by which the phase shift was carried out aligns with the peak of the input lightwave signal of another side. And when both optical input signals are combined by the device 30, constructive interference produces the binary output (C) lightwave signal 40 in the output 42 of 1.

[0019] A different output lightwave signal C may be generated about the input lightwave signal of a different binary value, and A and B. This is dependent on the Boolean actuation meant to 3 port interferometer device. The causal relation between the input lightwave signals A and B and the output lightwave signal C will become clear from the following explanation.

[0020] the purpose of this invention sake -- binary one -- the lightwave signal shown as 1 expresses the property of a signal 16. In 1 operation gestalt of this invention, a lightwave signal is characterized with the wavelength of about 1550nm, and includes the binary value of 1 and 0 distinguishable [with power separation (separation) of 10db(s)] at least. the threshold power value over binary 0 and binary 1 is like the photodetector combined with this invention -- it is chosen according to various additional components which are not illustrated. For the purpose of this invention, a binary input signal is mutually in phase, and is received. However, alternative-a range and a parameter will become clear for this contractor by seeing an indication here.

[0021] In drawing 2 (a) and 2 (b), the optical logical device 50 for performing Boolean OR actuation by 1 operation gestalt of this invention is shown. In order that the optical logical device 50 may

receive the 1st and 2nd input lightwave signals A and B at least, the 1st and 2nd inputs 54 and 58 are included at least. A device 50 contains at least one waveguide. In 1 operation gestalt, a device 50 is formed from MZI which has the 1st and 2nd waveguides 62 and 68 for inputs 54 and 58 to receive lightwave signals A and B, respectively.

[0022] A device 50 also contains amplifier. Amplifier is realized by the 1st and 2nd semi-conductor optical amplifiers (SOA) 64 and 66 in 1 operation gestalt. Bias of each SOA is carried out so that it may operate in a saturation region. For the purpose of this invention, although each SOA amplifies the received lightwave signal, it includes a phase change. The phase change is controllable and is mainly produced from the ratio of the refractive index of the waveguide to the magnification gain about the length of SOA as known by this contractor.

[0023] The further information "All-Optical by Leuthold etc. Space Switches with Gain and Principally Ideal Extinction Ratios, "IEEE Journal of Quantum Electronics, Vol.34, and No.4 (hereafter (April 1998)) Call it "Leuthold I". and Leuthold etc. -- it depends -- "All-Optical Mach-Zehnder Interferometer Wavelength Converters and Switches with Integrated Data and Control Signal Separation Scheme, "Journal of Lightwave Technology, Vol.17, and No.6 (hereafter (June 1999)) "Leuthold II" -- saying -- refer to.

[0024] SOA64 corresponds to waveguide 62 and SOA66 corresponds to waveguide 68 as illustrated. Each SOA produces phase lags ϕ_1 and ϕ_2 to the photoelectrical force spread through the corresponding waveguide. And the input lightwave signal A spread through waveguide 62 is phase lag ϕ_1 . The input lightwave signal B which it has and is spread through waveguide 68 is phase lag ϕ_2 . It has. Lightwave signals A and B are combined in the output joint 70, and waveguides 62 and 68 adjoin each other there. Relative topology delay $\Delta\phi$ of whenever [zero] (0 degree) arises between waveguide 62 and waveguide 68 in the output joint 70. And when the photoelectrical force from both waveguides appears in the output joint 70, it is in phase and constructive interference breaks out. Association of lightwave signals A and B produces an output signal OUT.

[0025] A device 50 performs Boolean OR logic actuation about the binary input signals A and B. The relation between Signals A, B, and OUT is shown in the table of truth value shown in drawing 2 (b). the time of both signals A and B being binary 0 functionally -- binary one -- the Naru (null) signal equal to 0 spreads through both waveguides. in the output joint 70, both Naru signals join together -- having -- binary one -- the Naru output lightwave signal OUT corresponding to 0 is generated.

[0026] one of the input signals A or B -- the Naru signal -- it is -- other input signals -- binary one -- when it is 1, as for the output lightwave signal OUT, binary one is equal to 1. Here, the photoelectrical force related with the binary 1 input lightwave signal is combined with the Naru signal of other input lightwave signals in the output joint 70. the joint result of this output signal OUT -- binary one -- it is set to 1.

[0027] both input lightwave signals A and B -- binary one -- when it is 1, the photoelectrical force from each input signal is spread through both waveguides with corresponding phase lag. Since relative topology relation $\Delta\phi$ between each waveguide is whenever [zero] (0 degree), both input lightwave signals A and B are in phase in the output joint 70. therefore, the time of the photoelectrical force related with both input lightwave signals being combined -- constructive interference -- binary one -- the output signal OUT equal to 1 is produced. This scenario is shown in drawing 1 (b) and its explanation.

[0028] In drawing 3 (a) and 3 (b), the optical logical device 80 for performing XOR Boolean actuation by 1 operation gestalt of this invention is shown. In order that the optical logical device 80 may receive the 1st and 2nd input lightwave signals A and B at least, the 1st and 2nd inputs 84 and 88 are included at least. A device 80 contains one waveguide that it is few. In 1 operation gestalt, a device 80 has the 1st and 2nd waveguides 92 and 98 for receiving lightwave signals A and B through inputs 84 and 88, respectively.

[0029] A device 80 also contains amplifier. Amplifier is realized by the 1st and 2nd semi-conductor optical amplifiers (SOA) 94 and 96 in 1 operation gestalt. By this configuration, SOA94 corresponds to waveguide 92 and SOA96 corresponds to waveguide 98. Each SOA produces phase lags ϕ_1 and ϕ_2 to the corresponding waveguide. And the input lightwave signal A is phase lag ϕ_1 . It spreads through the waveguide 92 which it has, and the input lightwave signal B is spread through the

waveguide 98 which has phase lag ϕ_2 .

[0030] Lightwave signals A and B are combined in the output joint 100 which waveguides 62 and 68 adjoin. By this design, relative topology delay [of 180 degrees (180 degrees)] $\Delta\phi$ arises among waveguides 92 and 98 in the output joint 100. And when the output joint 100 is provided with the photoelectrical force from both waveguides, the phase has shifted and destructive interference will take place. Association of lightwave signals A and B produces an output signal OUT.

[0031] A device 80 performs a Boolean XOR logical function about the binary input signals A and B. The relation between Signals A, B, and OUT is expressed to the table of truth value shown in drawing 3 (b). functional -- Signals A and B -- both -- binary one -- the time of being 0 -- binary one -- the Naru signal equal to 0 spreads through both waveguides. in the output joint 100, both Naru signals join together -- having -- binary one -- the Naru output lightwave signal OUT corresponding to 0 is generated.

[0032] one side of input signals A or B -- the Naru signal -- it is -- the input signal of another side -- binary one -- the case where it is 1 -- the output lightwave signal OUT -- binary one -- it is equal to 1. here -- binary one -- the photoelectrical force related with the input lightwave signal of 1 is combined with the Naru signal of the input lightwave signal of another side in the output joint 100. this association -- binary one -- the output signal OUT equal to 1 is produced.

[0033] both input lightwave signals A and B -- binary one -- when it is 1, the photoelectrical force from each input signal is spread through both waveguides with corresponding phase lag. Since relative topology relation $\Delta\phi$ between each waveguide is 180 degrees (180 degrees), in the output joint 70, as for both input lightwave signals A and B, the phase is shifted mutually. therefore, the time of the photoelectrical force relevant to both input lightwave signals being combined -- destructive interference -- binary one -- the output signal OUT equal to 0 is produced. This scenario is shown in drawing 1 (a) and its explanation.

[0034] In drawing 4 (a) and 4 (b), the optical logical device 110 for performing AND Boolean actuation by 1 operation gestalt of this invention is shown. In order that the optical logical device 110 may receive the 1st and 2nd input lightwave signals at least, respectively, the 1st and 2nd inputs 114 and 118 are included at least. A device 110 contains at least one waveguide. In 1 operation gestalt, a device 110 has the 1st and 2nd waveguides 132 and 138.

[0035] A device 110 also contains amplifier. Amplifier is realized by the 1st and 2nd semi-conductor optical amplifiers (SOA) 134 and 136 in 1 operation gestalt. By this configuration, SOA134 corresponds to waveguide 132 and SOA138 corresponds to waveguide 138. Each SOA produces phase lags ϕ_1 and ϕ_2 to the corresponding waveguide. And the lightwave signal which the lightwave signal spread through waveguide 132 has phase lag ϕ_1 , and is spread through waveguide 138 is phase lag ϕ_2 . It has. Lightwave signals A and B are combined in the output joint 140 which waveguides 132 and 138 adjoin.

[0036] By this design, relative topology delay $\Delta\phi$ of whenever [zero] (0 degree) arises among waveguides 132 and 138 in the output joint 140. It is combined in the output joint 140 which waveguides 132 and 138 adjoin, and lightwave signals A and B form an output signal OUT. Depending on the binary value of a lightwave signal, a destructive or constructive interference is used for a device 110 in the output joint 140 so that I may be understood from the following explanation.

[0037] The 1st and 2nd inputs 114 and 118 are combined with waveguides 132 and 138 by the power divider 130. The power divider 130 assigns a part of each input signals 114 and 118 to each waveguides 132 and 138. The power divider 130 contains Y junction device 142 and branches 120, 124 and 128. Y junction device is known by men of the same trade.

[0038] Refer to "Multimode Interference Couples for the Conversion and Combining of zero and First Order Modes" Journal of Lightwave Technology by Leuthold etc., Vol.16, and No.7 (henceforth "Leuthold III" (July 1998)) about the further information. Y junction device 142 contains the multimode interference (MMI) coupler which has single input port and at least two output ports. An MMI coupler is a waveguide coupler for changing the basic mode of the photoelectrical force into primary mode.

[0039] An MMI coupler combines one, or two output waveguides and primary modes or more by the geometry (geometry) of an MMI coupler. In actuation, output waveguide contacts mutually, and the

input arm of an MMI coupler is arranged so that the larger waveguide for transmitting two light beams in the form of primary mode may be formed. Here, MMI of the Y junction 142 is constituted so that both the basic mode of the photoelectrical force and primary mode may be guided. This is realized by extending and arranging the output of the Y junction 142 so that the part of a request of the photoelectrical force may be caught. Refer to Leuthold III.

[0040] In 1 operation gestalt, the optical divider 130 assigns the photoelectrical force by 1/3. therefore, the input lightwave signal A -- binary one -- when it corresponds to 1, the power divider 130 makes two thirds of the photoelectrical force relevant to the input lightwave signal A spread through waveguide 132, and makes one third spread through waveguide 138 the same -- the input lightwave signal B -- binary one -- when it corresponds to 1, two thirds of photoelectrical force is made to spread through waveguide 138, and one third is made to spread through waveguide 132

[0041] In order to realize distribution of this photoelectrical force, the Y junction 142 has the die length measured to the die length measured from the input of an MMI coupler to the output. In 1 operation gestalt, the Y junction 142 has the die length between both ends in the range of about 0.5 to 1.0mm. [corresponding to a desired coupling rate] moreover, both input lightwave signals A and B -- binary one -- probably, it will be clear for this contractor that the same photoelectrical force of an amount is distributed to waveguides 132 and 138 by the power divider 130, when it corresponds to 1.

[0042] A device 110 performs a Boolean AND logical function about the binary input signals A and B. The relation between Signals A and B and OUT is expressed to the table of truth value shown in drawing 4 (b). Functionally, when both signals A and B are binary 0, the Naru signal spreads from inputs 114 and 118 through waveguides 132 and 138. in the output joint 140, both Naru signals from waveguides 132 and 138 join together -- having -- binary one -- the Naru output lightwave signal OUT set as 0 is generated.

[0043] one side of input signals A or B -- the Naru signal -- it is -- other input signals B or A -- binary one -- the case where it is 1 -- an output signal OUT -- binary one -- it is set as 0. The photoelectrical force from the input signal of binary 1 is divided by the power divider 130 as explained above. Distribution of the photoelectrical force about waveguides 132 and 138 contain the further relative phase shift of 180 degrees (180 degrees). this further relative phase shift -- binary one -- it is generated by each SOA of the waveguide which receives one third of the photoelectrical force relevant to the input signal of 1.

[0044] Leuthold I It reaches. Leuthold II Refer to. In 1 operation gestalt, each SOA answers reception of about 1mW photoelectrical force, and it is constituted so that the trigger of the further relative phase shift (180 degrees) may be carried out. this photoelectrical force -- binary one -- it corresponds to one third of distributions of the photoelectrical force from the input signal of 1. While was set as binary 1 and distribution between the waveguides 132 and 138 of the photoelectrical force from an input signal cause the destructive interference in the output joint 140. if a power difference spreads destructive interference obtained through waveguides 132 and 138 -- binary one -- the remainder power corresponding to 0 will be formed. the output signal OUT produced in the output joint 140 as a result -- binary one -- it is equal to 0.

[0045] both input lightwave signals A and B -- binary one -- when it is 1, the photoelectrical force from each input signal is equally spread through waveguides 132 and 138. Both input lightwave signals A and B are mutually in phase in the output joint 140 in relative phase shift $\Delta\phi$ between waveguides being whenever [zero] (0 degree). Moreover, waveguides 132 and 138 balance so that the photoelectrical force spread through both may become equal. And the further relative phase shift is not guided. therefore, the photoelectrical force relevant to both input lightwave signals is combined using the principle of interference -- having -- binary one -- the output signal OUT equal to 0 is produced.

[0046] In drawing 5 (a) and 5 (b), the optical logical device 150 for performing NOT Boolean actuation by 1 operation gestalt of this invention, i.e., an inverter, is shown. In order that the optical logical device 150 may receive the 1st input lightwave signal A at least, the 1st input 154 is included at least. A device 150 receives the control lightwave signal CLOCK in the 2nd input 158. a control signal CLOCK -- binary one -- it is the stream of the optical bit corresponding to 1. Moreover, the stream of an optical bit is set as the maximum operation bit rate of the optical logical device which

uses this invention, as mentioned above.

[0047] The optical logical device 150 contains at least one waveguide. In 1 operation gestalt, a device 150 has the 1st and 2nd waveguides 162 and 168. The 1st and 2nd waveguides 162 and 168 receive lightwave signals A and CLOCK through inputs 154 and 158, respectively. A device 150 also contains amplifier. Amplifier is realized by the 1st and 2nd semi-conductor optical amplifiers (SOA) 164 and 166 in 1 operation gestalt. By this configuration, SOA164 corresponds to waveguide 162 and SOA166 corresponds to waveguide 168. Each SOA produces phase lags ϕ_1 and ϕ_2 to the corresponding waveguide.

[0048] And the input lightwave signal A is phase lag ϕ_1 . Spreading the inside of the waveguide 162 which it has, the control lightwave signal CLOCK is phase lag ϕ_2 . The inside of the waveguide 168 which it has is spread. Lightwave signals A and CLOCK are combined in the output joint 170 which waveguides 162 and 168 adjoin. By this design, relative topology delay [of 180 degrees (180 degrees)] $\Delta\phi$ arises among waveguides 162 and 168 in the output joint 170. When the output joint 170 is provided with the photoelectrical force from both waveguides, a phase will shift and destructive interference will break out. The combination of the input lightwave signal A in existence of a control signal CLOCK produces an output signal OUT.

[0049] A device 150 performs a Boolean NOT logical function about the binary input signal A. The relation between an input signal A and an output signal OUT is expressed to the table of truth value shown in drawing 5 (b). an input signal A -- binary one -- the case where it is 0 -- the output lightwave signal OUT -- binary one -- it is equal to 1. here -- binary one -- the Naru signal equal to 0 -- waveguide 162 -- letting it pass -- spreading -- binary one from a control signal clock -- the stream of 1 spreads through waveguide 168. the output joint 170 -- setting -- binary one of a control signal clock -- the combination of the binary 0 Naru signal of 1 -- binary one -- it becomes the output lightwave signal OUT equal to 1.

[0050] the input lightwave signal A -- binary one -- when it is 1, the photoelectrical force from Signals A and CLOCK is spread through waveguides 162 and 168. Since relative topology delay $\Delta\phi$ between each waveguide is 180 degrees (180 degrees), in the output joint 170, as for Signals A and CLOCK, the phase is shifted mutually. therefore, the time of the photoelectrical force relevant to both input lightwave signals being combined -- destructive interference -- binary one -- the output signal OUT equal to 0 is produced.

[0051] The optical logical device 150 enables the design of various additional Boolean actuation in view of other operation gestalten mentioned above. And probably, it will be clear for this contractor that Boolean NOR actuation may be realized by combining the OR logic gate 50 of drawing 2 with the NOT logical device 150. Similarly, the NOT logical device 150 is used with the XOR logical device 80 of drawing 3, and a X-NOR logical device is made possible. A NAND logical function is obtained by combining the AND logical device 110 of drawing 4 with NOT logic actuation of a device 150.

[0052] In drawing 6 (a) and 6 (b), the optical logical device 175 for performing Boolean OR actuation by another operation gestalt of this invention is shown. A device 175 is based on the Michelson-interferometer configuration for performing a Boolean OR logical function on the optical logical device and contrast target of drawing 2 (a). A device 175 functions as the optical logical device 50 similarly in actuation. Other configurations and alternative interferometer schemes will become clear [to this contractor] from the indication in here.

[0053] In drawing 7 (a) and 7 (b), the 2 bit binary adder 200 of light by another operation gestalt of this invention is shown. Generally the 2-bit binary adder is known. Hill and pp.175-182 Refer to. The binary adder 200 contains the optical device 220 for performing the optical device 210 for performing Boolean XOR actuation, and Boolean AND actuation. The Boolean-logic device shown here as a building block is used for the binary adder 200.

[0054] In 1 operation gestalt of this invention, the optical device 210 is realized by XOR gate 80 of drawing 3, and the optical device 220 is realized by the AND gate 110 of drawing 4. An adder 200 performs binary addition about the binary signals A and B, and produces an output signal SUM and CARRY. The table of truth value corresponding to the function of the 2-bit binary adder 200 is shown in drawing 7 (b).

[0055] It is combined and the optical logical device mentioned above forms calculation devices, such

as a sequential circuit, a flip-flop, a decoder, a PAL tee checker, a shift register, a linear feedback shift register, a linear KONGURUENTARU (congruential) generator, a counter, a multiplexer, a demultiplexer, a pseudo-random number generator, the State machine, and an arithmetic and logic unit. About the further information about these calculation devices, it is Buchsbaum. It depends. Encyclopedia of Integrated Circuits and Prentice-Hall 1981 Refer to. Moreover, Hill It reaches. Koopman Refer to.

[0056] In drawing 8 (a) and 8 (b), the optical arithmetic device 250 by another operation gestalt of this invention is shown. The arithmetic device 250 contains the optical device 300 for performing the optical devices 270 and 290 for performing the optical devices 260 and 280 for performing XOR actuation, and AND actuation, and OR actuation. The arithmetic device 250 is realized by the combination of the Boolean-logic device shown here as a building block. 1 operation gestalt -- it is, and the optical devices 260 and 280 are realized from the device 80 of drawing 3, the optical devices 270 and 290 are realized from the optical device 110 of drawing 4, and the optical device 300 is realized from the optical device 50 of drawing 2.

[0057] In drawing 8 (a), the arithmetic device 250 is designed so that it may function as a full triplet adder, as constituted. A full triplet adder is a basic factor in data processing, and, generally is known. Hill and pp.175-182 Refer to. The arithmetic device 250 performs binary addition about the binary signals A, B, and C, and produces an output signal SUM and CARRY. The table of truth value where the function of the triplet binary adder 250 corresponds is shown in drawing 8 (b). The arithmetic device 250 can be constituted so that trigonometry operation in which the number of bits may be performed in other mathematical processings and a list including subtraction, multiplication, and a division.

[0058] In drawing 9, the optical device 350 for enciphering the data based on another operation gestalt of this invention is shown. The encryption device 350 is realized by the optical key generator 360 and the optical encryption machine 370. The key generator 360 is a figure generator used in guaranteeing in code one direction transmission of the data mentioned above. Schneier It reaches. Koopman Refer to. A generator 360 may be realized using various configurations known by this contractor like for example, a linear feedback shift register (LFSR). In 1 operation gestalt, the optical key generator 360 contains many optical logical devices as a building block for generating an optical key.

[0059] The optical logical device which forms a generator 360 may be realized from the operation gestalt of this invention mentioned above. A generator 360 answers receiving a trigger or clock signal CLOCK, and the number of the first stages (initial number), and produces an output KEY as known by this contractor. Schneier It reaches. Koopman Refer to. The optical encryption machine 370 receives the optical keying signal of the key generator 360, and the stream of data signal DATA. Answering this, the encryption machine 370 is ENCRYPTED. A DATA output is generated. In the further operation gestalt, lightwave signal KEY' also receives the optical encryption machine 370 from the key generator 360. Lightwave signal KEY' is the version which was in the phase of a lightwave signal KEY. The relative topology delay between a lightwave signal KEY and lightwave signal KEY' corresponds to the bit width of face of the data from the optical stream of data signal DATA.

[0060] By receiving the bit from the optical stream and lightwave signal KEY of data signal DATA, the encryption machine 370 performs encryption actuation similar to a bit flipping (bit flipping). Here, lightwave signal KEY' works as a reset mechanism for resetting the encryption machine 370. The photoelectrical force of Signal KEY is set up so that the further phase shift of 180 degrees (180 degrees) to relative topology relation $\Delta\phi$ between each waveguide may be initiated. And when 1 bit of binary one from a lightwave signal KEY is received, additional phase lag produces the effective phase lag of whenever [zero] (0 degree) in an output joint.

[0061] In the above-mentioned scenario, the optical stream of data signal DATA divided equally between the waveguides of both encryption machines 370 is constructively added in an output joint. However, lightwave signal KEY' is set up so that the additional phase shift of 180 degrees (180 degrees) may be initiated. And by reception of lightwave signal KEY', destructive interference arises in an output joint and produces optical SUTOROMU of data signal DATA.

[0062] In drawing 10, 3 port interferometer Boolean-logic device 400 by another operation gestalt

of this invention is shown. A device 400 is about 5mm in die length from the input port of an interferometer to an output port. The 1st and 2nd waveguides 412 and 416 are used for a device 400. Waveguides 412 and 416 are about 0.4mm in die length from the outputs 424 or 432 of the 1st SOA to the inputs 428 or 436 of the 2nd SOA, respectively. Each of waveguides 412 and 416 receives an input lightwave signal in inputs 404 and 408, respectively.

[0063] Waveguides 412 and 416 are formed on the single substrate 440 of indium phosphide (InP). Each of SOA is unified by the monolithic in each of those waveguides. SOA is formed from $\text{In}_{1-x}\text{Ga}_x\text{As}_y\text{P}_{1-y}$ sandwiched between the indium and n dope cladding layer of InP, and p dope cladding layer, and are $x=0.4$ and $y=0.85$ here. The doping level of p was about 2×10^{17} , and n doping level was about 2×10^{18} . The mesa was formed in order to define the active region of SOA.

[0064] In 1 operation gestalt, it is formed of SOA for offering the required nonlinearity for two coupler MMI couplers for introducing two splitter MMI couplers for the device of this invention dividing an optical data signal, and joining together, and a control signal, and switching. SOA may be prepared on a MZI arm, in order to make control of an on-off condition easy. SOA is grown up by 2 step organic metal vapor phase epitaxy method on an InP substrate. First, a 1.55 μm -InGaAsP activity SOA layer is grown up in about 0.22-micrometer thickness. Then, the outside field of the SOA area of 500-1500micrometer die length sleeps together, and a passive waveguide layer is grown up. First, it is a 1.6-micrometer thickness InP cladding layer a 0.6-micrometer thickness 1.28 micrometer-InGaAsP layer and after that.

[0065] And waveguide is formed by etching into SOA and waveguide hetero structure.

Conveniently, 2x2-MMI structure sleeps together between formation of waveguide, and is set to 200 micrometers by 11.3 micrometers. And the InGaAs layer doped by high concentration is prepared in the top face of a waveguide section, and offers contact to a golden pad. The chip size from which a device is obtained is about 6x1.0mm. A waveguide facet is made thin, in order to carry out the coat of the antireflection film, and to make heat leakage possible and to make KURIBINGU (cleaving) easy.

[0066] Waveguides 412 and 416 contain SOA 424/428 of a pair, and 432/436 respectively. Each SOA had the die length of the range of about 600 micrometers thru/or 1200 micrometers. Moreover, each SOA is about 300mW power consumption, and had about 25dB gain at the room temperature to the lightwave signal which operates on the wavelength of about 1550nm.

[0067] With Y junction coupler 438 formed from MMI, waveguides 412 and 416 adjoin each other in the output joint 420. MMI is about 0.5mm in die length measured from the edge to the edge, as the photoelectrical force of the rate of the request from waveguides 412 and 416 is caught. As a result, the output signal 444 was spread through the output joint 420.

[0068] As mentioned above, a device 400 uses the constructive or destructive interference in a joint 420 for forming an output signal 444. It depends for produced interference on the relative topology difference produced by SOA. Selection of a relative topology difference opts for the Boolean-logic actuation which should be performed partially.

[0069] The switching rate was observed by the above-mentioned configuration as they are about 10 picoseconds. However, this result is restricted by change of the carrier consistency in each SOA which continues after arrival of the photoelectrical force. However, generally change of a carrier consistency is proportional to the wavelength of the photoelectrical force directly. In this example, change of a carrier consistency is min, when the wavelength range which can operate a lightwave signal is narrow.

[0070]

[Effect of the Invention] As explained above, according to this invention, the optical device for performing a calculation function like association Boolean-logic actuation can be offered.

[0071] When the number indicated in a parenthesis is after the requirements for invention of a claim, mode relation of one example of this invention must not be shown, and don't interpret it as what limits the range of this invention.

[Translation done.]

* NOTICES *

JPO and INPIT are not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. **** shows the word which can not be translated.
3. In the drawings, any words are not translated.

DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]

[Drawing 1] it is used in this invention -- a constructive and destructive interferometer is shown.

[Drawing 2] The plan showing 1 operation gestalt of this invention.

[Drawing 3] The plan showing the 2nd operation gestalt of this invention.

[Drawing 4] The plan showing another operation gestalt of this invention.

[Drawing 5] The plan showing another operation gestalt of this invention.

[Drawing 6] The plan showing another operation gestalt of this invention.

[Drawing 7] The plan showing another operation gestalt of this invention.

[Drawing 8] The plan showing another operation gestalt of this invention.

[Drawing 9] The plan showing another operation gestalt of this invention.

[Drawing 10] Drawing showing an example of 3 port interferometer used in this invention.

[Description of Notations]

10 1st 3 Port Interferometer Device

12 32 The 1st input

14 34 The 2nd input

16, 18, 36, 38 Input signal

22 42 Output

30 2nd 3 Port Interferometer Device

40 Lightwave Signal

50 Optical Logical Device

54 1st Input

58 2nd Input

62 1st Waveguide

64 66 Semi-conductor optical amplifier

68 2nd Waveguide

70 Output Joint

80 Optical Logical Device

84 1st Input

88 2nd Input

92 1st Waveguide

94,96 SOA

98 2nd Waveguide

100 Output Joint

110 Optical Logical Device

114 1st Input

118 2nd Input

130 Power Divider

132 1st Waveguide

134,136 SOA

138 2nd Waveguide

140 Output Joint

150 Optical Logical Device

154 1st Input
158 2nd Input
162 1st Waveguide
164,166 SOA
168 2nd Waveguide
170 Output Joint
175 Optical Logical Device
200 Binary Adder
210,220 Optical device
250 Arithmetic Device
260 270,280,290,300 Optical device
350 Optical Device
360 Key Generator
370 Encryption Machine
400 Boolean-Logic Device
404,408 Input
412,416 Waveguide
420 Output Joint
424,432 The 1st SOA
428,436 The 2nd SOA
440 Single Substrate
444 Output Signal

[Translation done.]



* NOTICES *

JPO and INPIT are not responsible for any damages caused by the use of this translation.


1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. **** shows the word which can not be translated.
3. In the drawings, any words are not translated.

DRAWINGS

[Drawing 1]




[Drawing 2]



A	B	OUT
0	0	0
0	1	1
1	0	1
1	1	1

(b)


[Drawing 3]



A	B	OUT
0	0	0
0	1	1
1	0	1
1	1	0

(b)


[Drawing 4]



A	B	OUT
0	0	0
0	1	0
1	0	0
1	1	1

(b)


[Drawing 5]



A	OUT
0	1
1	0

(b)

[Drawing 6]




(a)


A	B	OUT
0	0	0
0	1	1
1	0	1
1	1	1

(b)

[Drawing 9]



[Drawing 7]




(a)


A	B	SUM	CARRY
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

(b)

[Drawing 10]



[Drawing 8]



(a)

A	B	C	SUM	CARRY
0	0	0	0	0
0	1	0	1	0
1	0	0	1	0
1	1	0	0	1
0	0	1	1	0
0	1	1	0	1
1	0	1	0	1
1	1	1	1	1

(b)

[Translation done.]

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2002-98931

(P2002-98931A)

(43) 公開日 平成14年4月5日 (2002.4.5)

(51) Int.Cl.⁷

識別記号

F I

テーマコード(参考)

G 0 2 F 1/01

G 0 2 F 1/01

Z 2 H 0 7 9

G 0 6 E 1/02

G 0 6 E 1/02

審査請求 未請求 請求項の数19 O L (全 14 頁)

(21) 出願番号 特願2001-209036 (P2001-209036)

(22) 出願日 平成13年7月10日 (2001.7.10)

(31) 優先権主張番号 09/616107

(32) 優先日 平成12年7月14日 (2000.7.14)

(33) 優先権主張国 米国 (US)

(71) 出願人 596077259

ルーセント テクノロジーズ インコーポ
レイテッド

Lucent Technologies
Inc.

アメリカ合衆国 07974 ニュージャージ
ー、マレーヒル、マウンテン アベニュー
600-700

(72) 発明者 ジェームス ジェイ ジェイクイーズ

アメリカ合衆国、08840 ニュージャージ
ー州、ハクスレー ロード 53

(74) 代理人 100081053

弁理士 三俣 弘文


最終頁に続く

(54) 【発明の名称】 光デバイスおよび光コンピュータ

(57) 【要約】

【課題】 結合的ブール論理動作のような演算機能を実行するための光デバイスを提供する。また、データを暗号化しかつ解読するための光デバイスを提供する。

【解決手段】 少なくとも1つのブール論理動作を実行するための光デバイス (50) である。光デバイスは、少なくとも第1および第2の入力信号 (54, 58) および少なくとも1つの出力信号 (OUT) を有する。光デバイスは、少なくとも第1および第2の入力信号を受信するための少なくとも1つの干渉計を含む。デバイスは、第1と第2の入力間に位相差を生じさせて、少なくとも1つのブール論理動作を実行するための出力信号を生成する少なくとも1つの光増幅器 (64, 66) も有する。



A	B	OUT
0	0	0
0	1	1
1	0	1
1	1	1

(b)

【特許請求の範囲】

【請求項1】 少なくとも第1および第2の入力信号および少なくとも1つの出力信号を有する少なくとも1つのブール論理動作を実行するための光デバイスにおいて、

前記少なくとも第1および第2の入力信号を受信するための少なくとも1つの干渉計と、

前記少なくとも1つの干渉計に一体化されており、前記少なくとも第1および第2の入力が結合される出力接合部における位相差をイニシエートするための少なくとも1つの光増幅器とを有することを特徴とする光デバイス。

【請求項2】 前記位相差は、建設的干渉および破壊的干渉のうちの少なくとも1つに対応することを特徴とする請求項1記載の光デバイス。

【請求項3】 前記少なくとも1つの干渉計は、少なくとも第1および第2の導波路を含むことを特徴とする請求項2記載の光デバイス。

【請求項4】 前記光増幅器は、それぞれ第1および第2の導波路に対応する第1および第2の光増幅器を含み、前記第1および第2の光増幅器に対して生じる位相差が、ブール論理動作に対応することを特徴とする請求項3記載の光デバイス。

【請求項5】 前記第1および第2の入力信号が、それぞれ前記第1および第2の導波路と結合されており、前記第1および第2の増幅器により生じる位相差が、ブール論理OR動作を形成するようにゼロ度(0°)であることを特徴とする請求項4記載の光デバイス。

【請求項6】 前記第1および第2の入力信号の両方が、前記第1および第2の導波路の各々に結合されており、前記第1および第2の増幅器により生じる位相差が、ブール論理AND動作を形成するようにゼロ度(0°)であることを特徴とする請求項4記載の光デバイス。

【請求項7】 前記第1および第2の入力信号が、それぞれ前記第1および第2の導波路と結合されており、前記第1および第2の増幅器により生じる位相差が、ブール論理XOR動作を形成するように180度(180°)であることを特徴とする請求項4記載の光デバイス。

【請求項8】 前記第1および第2の入力信号が、それぞれ前記第1および第2の導波路に結合されており、前記第2の入力信号は、CLOCK信号であり、前記第1および第2の増幅器により生じる位相差が、ブール論理NOT動作を形成するように180度(180°)であることを特徴とする請求項4記載の光デバイス。

【請求項9】 第1および第2の入力信号からSUMおよびCARRY出力信号を演算するための光コンピュータにおいて、第1の光ブール論理XORゲートと第1の光ブール論理

ANDゲートを含み、

前記第1の光ブール論理XORゲートは、それぞれ前記第1および第2の入力信号を受信し、かつSUM出力信号を生成するための第1および第2の導波路を有する第1の干渉計と、

前記第1と第2の導波路間に180°の相対位相遅れを導入することにより、SUM出力信号を形成することにより、前記第1と第2の入力信号間の干渉をイニシエートするための第1の位相遅れとを含み、

前記第1の光ブール論理ANDゲートは、CARRY出力信号を生成するための第3および第4の導波路を有する第2の干渉計と、

前記第3および第4の導波路が各々、前記第1および第2の入力信号の一部を受信するように、前記第1および第2の入力信号のうちの一方がバイナリー1である場合、前記第1および第2の入力信号のうちの一方からの光電力を分割するための第1のディバイダと、

前記第3と第4の導波路間に0°の相対位相遅れを導入することにより、前記キャリー出力信号を形成することにより、前記第1と第2の入力信号との間の干渉をイニシエートするための第2の位相遅れとを含むことを特徴とする光コンピュータ。

【請求項10】 第2の光ブール論理XORゲートと、第2の光ブール論理ANDゲートと、光ブール論理ORゲートとをさらに有し、

前記第2の光ブール論理XORゲートは、それぞれSUM出力信号および第3の入力信号を受信し、かつFULL ADDER SUM出力信号を生成するための第5および第6の導波路を有する第3の干渉計と、

前記第5と第6の導波路間に180°の相対位相遅れを導入することにより、FULL ADDER SUM出力信号を形成することにおいて、SUM出力信号と第3の入力信号との間の干渉をイニシエートするための第3の位相遅れとを含み、

前記第2の光ブール論理ANDゲートは、AND出力信号を生成するための第7および第8の導波路を有する第4の干渉計と、

前記第7および第8の入力信号がバイナリー1であり、前記第7および第8の導波路の各々がSUM出力および第3の入力信号の一部を受信するように、SUM出力信号および第3の入力信号の一方がバイナリー1である場合、SUM出力信号および第3の入力信号の一方からの光電力を分割するための第2のディバイダと、

第7および第8の導波路との間に0°の相対位相遅れを導入することにより、AND出力信号を形成することにおいて、SUM出力信号と第3の入力信号との間の干渉をイニシエートするための第4の位相遅れとを含み、

前記光ブール論理ORゲートは、それぞれSUM出力信号およびAND出力信号を受信し、かつFULL ADDER CARRY出力信号を生成するための第9およ

び第10の導波路を有する第5の干渉計と、
前記第9と第10の導波路間に0°の相対位相遅れを導入することにより、FULL ADDER CARRY出力信号を形成することにおいて、SUM出力信号とAND出力信号との間の干渉をイニシエートするための第5の位相遅れとを含むことを特徴とする請求項9記載の光コンピュータ。

【請求項11】 前記第1の位相遅れは、前記第1および第2の導波路に対応する第1および第2の光増幅器を含み、
前記第2の位相遅れは、前記第3および第4の導波路に対応する第3および第4の光増幅器を含み、
前記第3の位相遅れは、前記第5および第6の導波路に対応する第5および第6の光増幅器を含み、
前記第4の位相遅れは、前記第7および第8の導波路に対応する第7および第8の光増幅器を含み、
前記第5の位相遅れは、前記第9および第10の導波路に対応する第9および第10の光増幅器を含むことを特徴とする請求項10記載の光コンピュータ。

【請求項12】 前記第1および第2の入力信号の一方がバイナリー1である場合、第3および第4の導波路のうちの少なくとも一方が、前記第1および第2の入力信号の一方からの光電力の(1/3)を受信し、前記第3および第4の導波路の他方が、前記第1および第2の入力信号の一方からの光電力の(2/3)を受信し、
前記SUM出力信号および第3の入力信号のうちの一方がバイナリー1である場合、前記第7および第8の導波路のうちの少なくとも一方が、前記SUM出力信号および第3の入力信号のうちの一方からの光電力の(1/3)を受信し、前記第7および第8の導波路のうちの他方が、前記SUM出力信号および第3の入力信号のうちの前記他方からの光電力の(2/3)を受信することを特徴とする請求項11記載の光コンピュータ。

【請求項13】 前記第1および第2のディバイダのうちの少なくとも一方が、少なくとも1つのYジャンクションデバイスを含むことを特徴とする請求項12記載の光コンピュータ。

【請求項14】 前記少なくとも1つのYジャンクションデバイスが、マルチモード干渉カプラを含むことを特徴とする請求項13記載の光コンピュータ。

【請求項15】 前記第1および第2の光増幅器が、180度の初期相対位相差を誘導し、
前記第3および第4の光増幅器が、0度の初期相対位相差を誘導し、
前記第5および第6の光増幅器が、180度の初期相対位相差を誘導し、
前記第7および第8の光増幅器が、0度の初期相対位相差を誘導し、
前記第9および第10の光増幅器が、0度の初期相対位相差を誘導することを特徴とする請求項11記載の光コ

ンピュータ。

【請求項16】 データおよび光キー信号を受信することに対応してデータを暗号化するための光デバイスにおいて、

第1および第2の導波路を有する少なくとも1つの干渉計を含み、前記第1の導波路は、前記データおよび光キー信号を受信し、前記第2の導波路は、位相を遅れさせられた前記データおよび前記光キー信号を受信するものであり、前記光デバイスは、前記第1と第2の導波路との間に180°の初期相対位相遅れを誘導し、前記光キー信号からバイナリー1を受信することに対応して、前記導波路間に180°の第1の追加的な相対位相遅れを生じさせ、位相遅れさせられた前記光キー信号からのバイナリー1の受信に対応して、前記導波路間に180°の第2の追加的な相対位相遅れを生じさせるための少なくとも1つの光増幅器をさらに含むことを特徴とする光デバイス。

【請求項17】 前記第1および第2の導波路を隣り合わせて、それから暗号化されたデータが生成される出力ノードを作るYジャンクションデバイスをさらに含むことを特徴とする請求項16記載の光デバイス。

【請求項18】 前記Yジャンクションデバイスが、マルチモード干渉カプラを含むことを特徴とする請求項17記載の光デバイス。

【請求項19】 各導波路が、一体化された光増幅器を含むことを特徴とする請求項16記載の光デバイス。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、オブティクスに係り、特に、光エレメントを使用するコンピューティングシステムに関する。

【0002】

【従来の技術】データ伝送のレートを増大させたより大きな帯域幅を提供するネットワークシステムの開発にかなりの研究がなされてきた。現在、80波長チャネルより大きな波長チャネルでかつ10ギガビット/秒を超える伝送速度で動作する光ネットワークシステムが、商業的に利用可能である。しかし、研究室での実験では、最近、100ギガビット/秒の伝送速度が実現された。更なる情報として、Mikkleson 等による"Unrepeated Transmission over 150 km of Nonzero-Dispersion Fiber at 100 Gbit/s with Semiconductor Based Pulse Source, Demultiplexer and Clock Recovery," Electronic Letters, Vol. 35, No. 21 (October 1999)を参照のこと。

【0003】この伝送速度および帯域幅容量の増大と共に、ネットワーク上の負荷も増大してきた。ネットワーク上の負荷は、ネットワークアクセスを求めるユーザの数の増大による。負荷は、そのようなユーザアクセスのためのアプリケーションの数の増大にも関係する。これ

らのアプリケーションは、例えば、eビジネスアクティビティ、コーポレートウェブサイト、並びにイントラネットおよびインターネットアクセスを含む。

【0004】ネットワーク上での需要の増大は、データセキュリティに関する懸念も生じさせた。データセキュリティは、暗号書記法(cryptography)の使用を必要とする。暗号書記法は、傍受された情報の意味を盗聴者(eavesdroppers)が理解することを防止する技術として定義され得る。更なる情報として、SchneierによるApplied Cryptography, Second Edition, Wiley & Sons 1996(以下"Schneier"という)およびKoopman, Jr.による米国特許第5,696,828号(以下"Koopman"という)を参照のこと。メッセージの暗号的に安全な方向伝送は、2つの主要なプロセスステップを含む。即ち、1)盗聴者からメッセージの意味を隠すためにセキュリティキーを使用してメッセージを暗号化するステップ、および2)意図されたユーザがそのメッセージを理解できるように、セキュリティキーを使用して暗号化されたメッセージを解読するステップである。

【0005】現在、暗号化および解読のステップは、メッセージおよび暗号化されたメッセージが電気的な形で実行される。これは、元のメッセージが、光信号のセットであり、電気的表現への変換が必要とされる場合に特に時間が係る。更なる情報については、Rutledgeによる米国特許第5,864,625号を参照のこと。本願において、光的または電気的データの形式でのメッセージは、この技術分野において知られているように、バイナリスキームを使用するデジタル信号である。HillおよびRichardsonによるIntroduction to Switching Theory and Logical Design, Third Edition, Wiley & Sons 1981(以下、"Hill"という)pp. 1-21を参照のこと。

【0006】そのような状況において、光信号は、最初に電気的表現に変換され、そして、この技術分野において知られている様々な技法の何れかを使用して暗号化される。例えば、Koopman および Schneier を参照のこと。その後、暗号化された電気的表現は、暗号化された電気的表現を使用して光ビームを延長することにより光学フォーマットに変換して戻され、意図されたユーザに送信される。意図されたユーザは、受信した光学的にフォーマットされた信号を、電気的フォーマットに再変換して戻す。電気的形式において、受信された信号は、解読され、ユーザのネットワークによる更なる処理のために光信号に再び変換され得る。

【0007】データを暗号化しかつ解読する演算集約的なプロセスステップは、伝統的に、半導体によるブール(Boolean)論理回路により実行される。ネットワーク上の需要が転送速度および帯域幅容量に伴って増大すると、半導体デバイスのスイッチングおよび処理限界が、最終的に、データセキュリティを提供する上でボトルネックとなる。遠くない将来において、現在のデバイスよ

りも比較的高速な半導体が、セキュリティの問題を含む多くの理由のために将来の光ネットワークを沈下させ得るということが考えられている。これは、半導体の処理パワーおよびスイッチング速度の歴史的な増大および光ネットワークにおける帯域幅容量の増大に基づく。

【0008】従って、ネットワーク伝送速度により適可能なスイッチングおよび処理時間を提供する半導体に対する機能的な代替物に焦点を当てた調査の努力が始められた。緊急は、様々な演算機能を実行するためのエレクトロ-opticsおよび光デバイスを使用することについてなされた。更なる情報は、Avramopoulos等による米国特許第5,208,705号を参照のこと。求められている演算的機能は、データを暗号化しかつ解読するために必要な結合的ブール論理動作を含む。ブール論理動作は、これに限定されないが、AND, OR, NOT, NAND, NOR, 排他的論理和(XOR)、並びに排他的否定論理和(X-NOR)機能を含む。Hillのpp. 22-137を参照のこと。

【0009】論理動作を実行するための光デバイスは知られている。更なる情報について、Islam 米国特許第4,932,739号、およびHansenによる米国特許第5,353,114号、並びにRiseberg等による米国特許第3,984,785号、およびJensenによる米国特許第4,632,518号を参照のこと。しかし、論理動作を実行するための光デバイスの改良が依然として必要とされている。

【0010】

【発明が解決しようとする課題】そして、例えば、結合的ブール論理動作のような演算機能を実行するための光デバイスに対する必要性が存在する。また、データを暗号化しかつ解読するための光デバイスに対する必要性も存在する。

【0011】

【課題を解決するための手段】少なくとも1つの演算的機能を実行するための光デバイスが開示される。本発明の第1の実施形態において、典型的に第1および第2の光入力信号を受信する光論理デバイスが説明される。光出力信号は、光入力信号について実行されるブール動作に応じて、そのデバイスにより生成される。光論理デバイスは、AND, ORおよびXOR並びにNOT, NAND, NORおよびX-NOR機能を含む様々なブール動作を実行することができる。光論理デバイスは、一対の導波路および干渉を生じさせるための位相遅れ要素を含めることにより、これらのおよび他の機能を実現する。

【0012】一実施形態において、光論理デバイスは、マッハゼンダー干渉計(MZI)またはマイケルソン(Micelison)干渉計(MI)のような干渉計を含む。干渉計デバイスは、第1および第2の入力を受信しかつ1つの出力を生成するための3ポート構成からなる。干

渉計は、それぞれ第1および第2の光入力信号を受信するための少なくとも第1および第2の導波路を有する。第1および第2の導波路は、光出力信号が生成される出力において結合する。各導波路は、それに一体化された半導体光増幅器(SOA)のような少なくとも1つの増幅器を有する。好ましくは、増幅器は、単一基板上で各それぞれの導波路内にモノリシックに一体化され得る。各導波路内の増幅器は、出力において、導波路間に相対的位相差を生じるように構成される。選択された相対的位相差は、光論理デバイスのブール動作に対応する。

【0013】一例において、光論理デバイスは、XORブール動作をサポートするために、180度(180°)の相対的位相差を有する。XORブール動作の動作を表す真理値表が、図3(b)に示されている。第1および第2の入力光信号の両方がバイナリーの1を示す場合、光論理デバイスは、バイナリー0を表す出力光信号を生じる。ここで、図1(a)に示されているように、相対位相は破壊的(destructive)干渉をイニシエートするので、バイナリー0出力が生成される。

【0014】両方の入力光信号がバイナリー1を表す場合、入力光信号のうちの一方は、他方の入力光信号に対して180°だけ位相シフトされている。そして、位相シフトされた入力光信号は、出力において他方の入力光信号と結合され、互いに破壊的に干渉する。そのようにすると、出力光信号は、バイナリー0を表すように生成される。両方の入力光信号がバイナリー0を表す場合、いずれの導波路にもそれを通る光がなく、バイナリー0を表す出力光信号となる。

【0015】しかし、一方のみの入力光信号がバイナリー1を表し、他方の入力光信号がバイナリー0を表す場合、出力光信号は、バイナリー1を表すように生成される。この状況において、バイナリー1を表す光パワーが一方の導波路を通して進み、他方の導波路は光パワーを受信しない。干渉計の出力において、バイナリー1を表す光パワーは、バイナリー0を表す光信号と結合され、バイナリー1に等しい出力光信号を得る。

【0016】

【発明の実施の形態】本発明は、様々な演算機能を実現するための干渉原理を利用する。これらの演算機能は、AND, OR, XOR, NOT, NAND, NOR, およびX-NORのようなブール動作を含む。本発明は、位相遅れ要素と組み合わせられた一対の導波路、または代替的に干渉計デバイスにより実現され得る。この構成により、建設的(constructive)および破壊的(destructive)干渉の原理が、図1(a)および1(b)に示されているように使用され得る。本発明の目的のために、干渉計デバイスは、ここにおける開示から当業者にとって様々な代替物が明らかとなるが、例えば、マッハゼンダー干渉計(MZI)およびマイケルソン干渉計(MI)を含む。

【0017】図1(a)において、第1の3ポート干渉計デバイス10が示されている。デバイス10は、第1の(A)入力光信号16および第2の(B)入力光信号18をそれぞれ受信するための第1の入力12および第2の入力14を有する。図示された例において、AおよびBの両方は、バイナリー1に対応する。デバイス10は、180度(180°)の相対位相差 $\Delta\phi$ だけ、一方の入力光信号を他方の入力光信号に対して位相シフトする。そのようにすることで、位相シフトされた入力光信号のピークは、他方の入力光信号の谷と一致する。両方の光入力信号が、デバイス10により出力22において結合されるとき、破壊的干渉が生じる。結果として、出力(C)光信号20は、バイナリー0を示す。

【0018】図1(b)において、ゼロ度(0°)の相対位相差 $\Delta\phi$ を有する第2の3ポート干渉計デバイス30が示されている。デバイス30は、第1(A)の入力光信号36および第2(B)の入力光信号38をそれぞれ受信するための第1の入力32および第2の入力34を有する。図示した例において、AおよびBは、両方ともバイナリー1に対応する。デバイス30は、ゼロ度(0°)の相対位相差 $\Delta\phi$ だけ、一方の入力光信号を他方の入力光信号に対して位相シフトする。そのようにすることで、位相シフトされた入力光信号のピークが、他方の入力光信号のピークと整列される。そして、両方の光入力信号がデバイス30により結合されるとき、建設的干渉が、バイナリー1の出力42における出力(C)光信号40を生じさせる。

【0019】異なるバイナリー値の入力光信号、AおよびBについて、異なる出力光信号Cが生成され得る。これは、3ポート干渉計デバイスに対して意図されたブール動作に依存する。入力光信号AおよびBと出力光信号Cとの間の因果関係は、以下の説明から明らかとなるであろう。

【0020】本発明の目的のために、バイナリー1として示された光信号は、例えば、信号16の特性を表す。本発明の一実施形態において、光信号は、約1550nmの波長により特徴づけられ、少なくとも10dbの電力分離(separation)により区別可能な1および0のバイナリー値を含む。バイナリー0およびバイナリー1に対するしきい値電力値は、本発明に結合される光検出器のような図示しない様々な追加的なコンポーネントに従って選択される。本発明の目的のために、バイナリー入力信号は、互いに同相で受信される。しかし、代替的なレンジおよびパラメータが、ここでの開示を見ることにより当業者にとって明らかとなるであろう。

【0021】図2(a)および2(b)において、本発明の一実施形態によるブールOR動作を実行するための光論理デバイス50が示されている。光論理デバイス50は、少なくとも第1および第2の入力光信号AおよびBを受信するための少なくとも第1および第2の入力5

4および58を含む。デバイス50は、少なくとも1つの導波路を含む。一実施形態において、デバイス50は、入力54および58によりそれぞれ光信号AおよびBを受信するための第1および第2の導波路62および68を有するMZIから形成される。

【0022】デバイス50は、増幅器も含む。一実施形態において、増幅器は、第1および第2の半導体光増幅器(SOA)64および66により実現される。各SOAは、飽和領域において動作するようにバイアスされている。本発明の目的のために、各SOAは、受信された光信号を増幅するが、位相変化を含む。当業者に知られているように、位相変化は、制御可能であり、SOAの長さについての増幅利得に対する導波路の屈折率の比から主に生じる。

【0023】更なる情報は、Leuthold等による“All-Optical Space Switches with Gain and Principally Ideal Extinction Ratios,” IEEE Journal of Quantum Electronics, Vol. 34, No. 4 (April 1998) (以下、“Leuthold I”という)、およびLeuthold等による“All-Optical Mach-Zehnder Interferometer Wavelength Converters and Switches with Integrated Data and Control Signal Separation Scheme,” Journal of Lightwave Technology, Vol. 17, No. 6 (June 1999) (以下、“Leuthold II”という)を参照のこと。

【0024】図示されているように、SOA64は導波路62に対応し、SOA66は導波路68に対応する。各SOAは、その対応する導波路を通して伝播する光電力に対して、位相遅れ ϕ_1 および ϕ_2 を生じる。そして、導波路62を通して伝播する入力光信号Aは、位相遅れ ϕ_1 を有し、導波路68を通して伝播する入力光信号Bは、位相遅れ ϕ_2 を有する。光信号AおよびBは、出力接合部70において結合され、そこでは、導波路62および68が隣り合う。ゼロ度(0°)の相対位相遅れ $\Delta\phi$ が、出力接合部70において導波路62と導波路68との間で生じる。そして、両方の導波路からの光電力が出力接合部70に表れるとき、同相であり、建設的干渉が起きる。光信号AおよびBの結合は、出力信号OUTを生じる。

【0025】デバイス50は、バイナリー入力信号AおよびBについてブールOR論理動作を実行する。信号A、BとOUTとの間の関係は、図2(b)に示された真理値表に示されている。機能的には、信号AおよびBが両方ともバイナリー0であるとき、バイナリー0に等しいナル(null)信号が両方の導波路を通して伝播する。出力接合部70において、両方のナル信号が結合され、バイナリー0に対応するナル出力光信号OUTを生成する。

【0026】入力信号AまたはBの1つのみが、ナル信号であり、他の入力信号はバイナリー1である場合、出力光信号OUTは、バイナリー1に等しい。ここで、

バイナリー1入力光信号に関連づけられた光電力は、出力接合部70において、他の入力光信号のナル信号と結合される。この出力信号OUTの結合結果は、バイナリー1になる。

【0027】入力光信号AおよびBの両方がバイナリー1である場合、各入力信号からの光電力は、対応する位相遅れを伴って両方の導波路を通して伝播する。各導波路間の相対位相関係 $\Delta\phi$ がゼロ度(0°)であるので、入力光信号AおよびBの両方は、出力接合部70において同相である。したがって、両方の入力光信号に関連づけられた光電力が結合されるとき、建設的干渉は、バイナリー1に等しい出力信号OUTを生じる。このシナリオは、図1(b)およびその説明に示されている。

【0028】図3(a)および3(b)において、本発明の一実施形態によるXORブール動作を実行するための光論理デバイス80が示されている。光論理デバイス80は、少なくとも第1および第2の入力光信号AおよびBを受信するための少なくとも第1および第2の入力84および88を含む。デバイス80は、少なくとも1つの導波路を含む。一実施形態において、デバイス80は、入力84および88を通してそれぞれ光信号AおよびBを受信するための第1および第2の導波路92および98を有する。

【0029】デバイス80は、増幅器も含む。一実施形態において、増幅器は、第1および第2の半導体光増幅器(SOA)94および96により実現される。この構成により、SOA94は、導波路92に対応し、SOA96は、導波路98に対応する。各SOAは、その対応する導波路に対して位相遅れ ϕ_1 および ϕ_2 を生じる。そして、入力光信号Aは、位相遅れ ϕ_1 を有する導波路92を通して伝播し、入力光信号Bは、位相遅れ ϕ_2 を有する導波路98を通して伝播する。

【0030】光信号AおよびBは、導波路62および68が隣り合う出力接合部100において結合される。この設計により、180度(180°)の相対位相遅れ $\Delta\phi$ が、出力接合部100において導波路92と98との間に生じる。そして、両方の導波路からの光電力が出力接合部100に提供されるとき、位相がずれており、破壊的干渉が起こることになる。光信号AおよびBの結合は、出力信号OUTを生じる。

【0031】デバイス80は、バイナリー入力信号AおよびBについてブールXOR論理機能を実行する。信号A、BとOUTとの間の関係は、図3(b)に示された真理値表に表されている。機能的には、信号AおよびBが共にバイナリー0であるとき、バイナリー0に等しいナル信号が両方の導波路を通して伝播する。出力接合部100において、両方のナル信号が結合され、バイナリー0に対応するナル出力光信号OUTを生成する。

【0032】入力信号AまたはBの一方のみがナル信号であり、他方の入力信号がバイナリー1である場合、出

力光信号OUTは、バイナリー1に等しい。ここで、バイナリー1の入力光信号に関連づけられた光電力は、出力接合部100において、他方の入力光信号のナル信号と結合される。この結合は、バイナリー1に等しい出力信号OUTを生じる。

【0033】両方の入力光信号AおよびBがバイナリー1である場合、各入力信号からの光電力は、対応する位相遅れを伴って両方の導波路を通して伝播する。各導波路間の相対位相関係 $\Delta\phi$ が180度(180°)であるので、両方の入力光信号AおよびBは、出力接合部70において互いに位相がずれている。したがって、両方の入力光信号に関連する光電力が結合されるとき、破壊的干渉が、バイナリー0に等しい出力信号OUTを生じる。このシナリオは、図1(a)およびその説明に示されている。

【0034】図4(a)および4(b)において、本発明の一実施形態によるANDブール動作を実行するための光論理デバイス110が示されている。光論理デバイス110は、それぞれ少なくとも第1および第2の入力光信号を受信するための少なくとも第1および第2の入力114および118を含む。デバイス110は、少なくとも1つの導波路を含む。一実施形態において、デバイス110は、第1および第2の導波路132および138を有する。

【0035】デバイス110は、増幅器も含む。一実施形態において、増幅器は、第1および第2の半導体光増幅器(SOA)134および136により実現される。この構成により、SOA134は導波路132に対応し、SOA138は導波路138に対応する。各SOAは、その対応する導波路に対して位相遅れ ϕ_1 および ϕ_2 を生じる。そして、導波路132を通過して伝播する光信号は位相遅れ ϕ_1 を有し、導波路138を通過して伝播する光信号は位相遅れ ϕ_2 を有する。光信号AおよびBは、導波路132および138が隣り合う出力接合部140において結合される。

【0036】この設計により、ゼロ度(0°)の相対位相遅れ $\Delta\phi$ が、出力接合部140において導波路132と138との間に生じる。光信号AおよびBは、導波路132および138が隣り合う出力接合部140において結合され、出力信号OUTを形成する。デバイス110は、以下の説明から理解されるように、光信号のバイナリー値に依存して、出力接合部140において、破壊的または建設的な干渉を使用する。

【0037】第1および第2の入力114および118は、電力ディバイダ130により導波路132および138と結合される。電力ディバイダ130は、各入力信号114および118の一部を、各導波路132および138に割当てる。電力ディバイダ130は、Yジャンクションデバイス142およびブランチ120、124および128を含む。Yジャンクションデバイスは、同

業者に知られている。

【0038】更なる情報については、Leuthold等による"Multimode Interference Couples for the Conversion and Combining of zero and First Order Modes," Journal of Lightwave Technology, Vol. 16, No. 7 (July 1998) (以下、"Leuthold III"という)を参照のこと。Yジャンクションデバイス142は、単一の入力ポートおよび少なくとも2つの出力ポートを有するマルチモード干渉(MMI)カプラを含む。MMIカプラは、光電力の基本モードを一次モードに変換するための導波路カプラである。

【0039】MMIカプラは、MMIカプラのジオメトリ(geometry)によって、1つまたは2つ以上の出力導波路と一次モードを結合する。動作的には、MMIカプラの入力アームは、出力導波路が互いに接触し、一次モードの形式で2つの光ビームを送信するためのより広い導波路を形成するように配置されている。ここで、Yジャンクション142のMMIは、光電力の基本モードおよび一次モードの両方をガイドするように構成されている。これは、光電力の所望の部分を捉えるようにYジャンクション142の出力を広げかつ配置することにより実現される。Leuthold IIIを参照のこと。

【0040】一実施形態において、光ディバイダ130は、光電力を3分の1で割当てる。したがって、入力光信号Aのみがバイナリー1に対応する場合、電力ディバイダ130は、入力光信号Aに関連する光電力の2/3を、導波路132を通して伝播させ、1/3を導波路138を通して伝播させる。同様に、入力光信号Bのみがバイナリー1に対応する場合、光電力の2/3を、例えば導波路138を通して伝播させ、1/3を導波路132を通して伝播させる。

【0041】この光電力の分配を実現するために、Yジャンクション142は、MMIカプラの入力から出力まで測定された長さまで測定された長さを有する。一実施形態において、Yジャンクション142は、所望のカップリング割合に対応する約0.5mmから1.0mmの範囲にある両端間長さを有する。また、両方の入力光信号AおよびBがバイナリー1に対応する場合、同じ量の光電力が、電力ディバイダ130により導波路132および138に分配されることが、当業者にとって明らかであろう。

【0042】デバイス110は、バイナリー入力信号AおよびBについて、ブールAND論理機能を実行する。信号A、BおよびOUT間の関係は、図4(b)に示された真理値表に表されている。機能的には、信号AおよびBが両方ともバイナリー0であるとき、ナル信号が、導波路132および138を通して入力114および118から伝播する。出力接合部140において、導波路132および138からのナル信号の両方が結合され、バイナリー0に設定されたナル出力光信号OUTを生成

する。

【0043】入力信号AまたはBの一方のみがナル信号であり、他の入力信号BまたはAがバイナリー1である場合、出力信号OUTは、バイナリー0に設定される。バイナリー1の入力信号からの光電力は、以上に説明したように、電力ディバイダ130により分割される。導波路132および138についての光電力の分配は、180度(180°)の更なる相対位相シフトを含む。この更なる相対位相シフトは、バイナリー1の入力信号に関連する光電力の1/3を受信する導波路のそれぞれのSOAにより生じる。

【0044】Leuthold I および Leuthold II を参照のこと。一実施形態において、各SOAは、約1mWの光電力の受信にตอบสนองして、更なる相対位相シフト(180°)をトリガするように構成される。この光電力は、バイナリー1の入力信号からの光電力の1/3の分配に対応する。バイナリー1に設定された一方の入力信号からの光電力の導波路132と138との間の分配が、出力接合部140における破壊的干渉を引き起こす。得られる破壊的干渉は、電力差が導波路132および138を

10

20

30

40

50

それぞれ、光信号AおよびCLOCKを、入力154および158を通して受信する。デバイス150は、増幅器も含む。一実施形態において、増幅器は、第1および第2の半導体光増幅器(SOA)164および166により実現される。この構成により、SOA164は、導波路162に対応し、SOA166は、導波路168に対応する。各SOAは、その対応する導波路に対して、位相遅れ ϕ_1 および ϕ_2 を生じる。

【0048】そして、入力光信号Aは、位相遅れ ϕ_1 を有する導波路162中を伝播し、制御光信号CLOCKは、位相遅れ ϕ_2 を有する導波路168中を伝播する。光信号AおよびCLOCKは、導波路162および168が隣り合う出力接合部170において結合される。この設計により、180度(180°)の相対位相遅れ $\Delta\phi$ が、出力接合部170において、導波路162と168との間に生じる。両方の導波路からの光電力が出力接合部170に提供される場合、位相がずれて、破壊的干渉が起きることになる。制御信号CLOCKの存在における入力光信号Aの組合わせは、出力信号OUTを生じる。

【0049】デバイス150は、バイナリー入力信号AについてブールNOT論理機能を実行する。入力信号Aと出力信号OUTとの間の関係は、図5(b)に示された真理値表に表されている。入力信号Aがバイナリー0である場合、出力光信号OUTは、バイナリー1に等しい。ここで、バイナリー0に等しいナル信号が導波路162を通して伝播し、制御信号クロックからのバイナリー1のストリームが、導波路168を通して伝播する。出力接合部170において、制御信号クロックのバイナリー1とのバイナリー0ナル信号の組合せは、バイナリー1に等しい出力光信号OUTになる。

【0050】入力光信号Aがバイナリー1である場合、信号AおよびCLOCKからの光電力は、導波路162および168を通して伝播する。各導波路間の相対位相遅れ $\Delta\phi$ が180度(180°)であるので、信号AおよびCLOCKは、出力接合部170において互いに位相がずれている。したがって、両方の入力光信号に関連する光電力が結合されるとき、破壊的干渉は、バイナリー0に等しい出力信号OUTを生じる。

【0051】光論理デバイス150は、上述した他の実施形態に鑑みて、様々な追加的なブール動作の設計を可能にする。そして、ブールNOR動作が、図2のOR論理ゲート50をNOT論理デバイス150と組み合わせることにより実現され得ることが当業者にとって明らかであろう。同様に、NOT論理デバイス150を図3のXOR論理デバイス80と共に使用して、X-NOR論理デバイスを可能にする。図4のAND論理デバイス110をデバイス150のNOT論理動作と組み合わせることで、NAND論理機能を得る。

【0052】図6(a)および6(b)において、本発

【0045】入力光信号AおよびBの両方が、バイナリー1である場合、各入力信号からの光電力は、導波路132および138を通して等しく伝播する。導波路間の相対位相シフト $\Delta\phi$ が、ゼロ度(0°)であると、入力光信号AおよびBの両方が、出力接合部140において、互いに同相である。また、導波路132および138は、両方を通して伝播する光電力が等しくなるようにバランスされる。そして、更なる相対位相シフトが誘導されない。したがって、両方の入力光信号に関連する光電力は、干渉の原理を使用して結合され、バイナリー0に等しい出力信号OUTを生じる。

【0046】図5(a)および5(b)において、本発明の一実施形態によるNOTブール動作を実行するための光論理デバイス、即ちインバータ150が示されている。光論理デバイス150は、少なくとも第1の入力光信号Aを受信するための少なくとも第1の入力154を含む。デバイス150は、第2の入力158において制御光信号CLOCKを受信する。制御信号CLOCKは、バイナリー1に対応する光ビットのストリームである。また、光ビットのストリームは、上述したように、本発明を使用する光論理デバイスの最大演算ビットレートに設定されている。

【0047】光論理デバイス150は、少なくとも1つの導波路を含む。一実施形態において、デバイス150は、第1および第2の導波路162および168を有する。第1および第2の導波路162および168は、そ

明の別の実施形態によるブールOR動作を実行するための光論理デバイス175が示されている。デバイス175は、図2(a)の光論理デバイスと対照的に、ブールOR論理機能を実行するためのマイケルソン干渉計構成による。動作的には、デバイス175は、光論理デバイス50と同様に機能する。他の構成および代替的な干渉計スキームは、ここにおける開示から当業者に明らかとなるであろう。

【0053】図7(a)および7(b)において、本発明の別の実施形態による光2ビットバイナリー加算器200が示されている。2ビットバイナリー加算器は、一般に知られている。Hill, pp. 175-182 を参照のこと。バイナリー加算器200は、ブールXOR動作を実行するための光デバイス210およびブールAND動作を実行するための光デバイス220を含む。バイナリー加算器200は、ビルディングブロックとしてここに示したブール論理デバイスを使用する。

【0054】本発明の一実施形態において、光デバイス210は、図3のXORゲート80により実現され、光デバイス220は、図4のANDゲート110により実現される。加算器200は、バイナリー信号AおよびBについてバイナリー加算を実行し、出力信号SUMおよびCARRYを生じる。2ビットバイナリー加算器200の機能に対応する真理値表が、図7(b)に示されている。

【0055】上述した光論理デバイスは、結合されて、シーケンス回路、フリップフロップ、デコーダ、パルティチェッカー、シフトレジスタ、リニアフィードバックシフトレジスタ、リニアコングレンタル (congruential) ジェネレータ、カウンタ、マルチプレクサ、デマルチプレクサ、擬似ランダム数ジェネレータ、ステートマシン、および算術論理ユニットなどのような演算デバイスを形成する。これらの演算デバイスについての更なる情報については、Buchsbaum による Encyclopedia of Integrated Circuits, Prentice-Hall 1981 を参照のこと。また、Hill および Koopman を参照のこと。

【0056】図8(a)および8(b)において、本発明の別の実施形態による光算術デバイス250が示されている。算術デバイス250は、XOR動作を実行するための光デバイス260および280、AND動作を実行するための光デバイス270および290、およびOR動作を実行するための光デバイス300を含む。算術デバイス250は、ビルディングブロックとしてここに示されたブール論理デバイスの組合せにより実現される。一実施形態において、光デバイス260および280は、図3のデバイス80から実現され、光デバイス270および290は、図4の光デバイス110から実現され、光デバイス300は、図2の光デバイス50から実現される。

【0057】図8(a)において、構成されているよう

に、算術デバイス250は、フル3ビット加算器として機能するように設計されている。フル3ビット加算器は、演算処理における基本的要素であり、一般に知られている。Hill, pp. 175-182 を参照のこと。算術デバイス250は、バイナリー信号A、BおよびCについてバイナリー加算を実行し、出力信号SUMおよびCARRYを生じる。3ビットバイナリー加算器250の機能の対応する真理値表が、図8(b)に示されている。算術デバイス250は、減算、乗算、除算を含む他の数学的処理、並びに何れかのビット数における三角法オペレーションを実行するように構成することができる。

【0058】図9において、本発明の別の実施形態によるデータを暗号化するための光デバイス350が示されている。暗号化デバイス350は、光キージェネレータ360および光暗号化器370により実現される。キージェネレータ360は、上述したデータの一方方向送信を暗号的に保証することにおいて使用される数字ジェネレータである。Schneier および Koopman を参照のこと。ジェネレータ360は、例えば、リニアフィードバックシフトレジスタ (LFSR) のような当業者に知られた様々な構成を使用して実現され得る。一実施形態において、光キージェネレータ360は、光キーを生成するためのビルディングブロックとしての多数の光論理デバイスを含む。

【0059】ジェネレータ360を形成する光論理デバイスは、上述した本発明の実施形態から実現され得る。ジェネレータ360は、当業者に知られているように、トリガまたはクロック信号CLOCK、および初期数 (initial number) を受信することに対応して、出力KEYを生じる。Schneier および Koopman を参照のこと。光暗号化器370は、キージェネレータ360の光キー信号およびデータ信号DATAのストリームを受信する。これに対応して、暗号化器370は、ENCRYPTED DATA出力を生成する。更なる実施形態において、光暗号化器370は、キージェネレータ360から光信号KEY' も受信する。光信号KEY' は、光信号KEYの位相が遅れたバージョンである。光信号KEYと光信号KEY' との間の相対位相遅れは、データ信号DATAの光ストリームからのデータのビット幅に対応する。

【0060】データ信号DATAの光ストリームおよび光信号KEYからのビットを受信することで、暗号化器370は、ビットフリップ (bit flipping) に類似する暗号化動作を実行する。ここで、光信号KEY' は、暗号化器370をリセットするためのリセットメカニズムとして働く。信号KEYの光電力は、各導波路間の相対位相関係 $\Delta\phi$ に対する180度 (180°) の更なる位相シフトをイニシエートするように設定される。そして、光信号KEYからのバイナリー1ビットが受信される場合、追加的な位相遅れが、出力接合部において

ゼロ度(0°)の実効位相遅れを生じる。

【0061】上記のシナリオにおいて、暗号化器370の両方の導波路間に等しく分割されたデータ信号DATAの光ストリームは、出力接合部において建設的に加算される。しかし、光信号KEY'は、180度(180°)の追加的な位相シフトをイニシエートするように設定される。そして、光信号KEY'の受信により、破壊的干渉が、出力接合部において生じ、データ信号DATAの光ストリームを生じる。

【0062】図10において、本発明の別の実施形態による3ポート干渉計ブル論理デバイス400が示されている。デバイス400は、干渉計の入力ポートから出力ポートまで約5mmの長さである。デバイス400は、第1および第2の導波路412および416を使用する。導波路412および416は、それぞれ第1のSOAの出力424または432から第2のSOAの入力428または436まで約0.4mmの長さである。導波路412および416の各々は、それぞれ入力404および408において入力光信号を受信する。

【0063】導波路412および416は、リン化インジウム(InP)の単一基板440上に形成される。SOAの各々は、それらの各導波路内にモノリシックに一体化される。SOAは、インジウムおよびリン(InP)のnドープクラッド層とpドープクラッド層との間にサンドイッチされた $\text{In}_{1-x}\text{Ga}_x\text{As}_y\text{P}_{1-y}$ から形成され、ここで、 $x=0.4$ 、 $y=0.85$ である。pのドーピングレベルは、約 2×10^{17} であり、nドーピングレベルは、約 2×10^{18} であった。SOAの活性領域を定義するために、メサが形成された。

【0064】一実施形態において、本発明のデバイスが、光データ信号を分割しかつ結合するための2つのスプリッターMMIカブラ、制御信号を導入するための2つのカブラMMIカブラ、およびスイッチングのための必要な非線形性を提供するためのSOAにより形成される。SOAは、オン-オフ状態の制御を容易にするために、MZIアーム上に設けられ得る。SOAは、InP基板上に、2ステップ有機金属気相エビタキシー法により成長させられる。最初に、 $1.55\mu\text{m}$ -InGaAsP活性SOA層が、約 $0.22\mu\text{m}$ の厚さ成長させられる。続いて、 $500-1500\mu\text{m}$ 長さのSOAエリアの外側領域がエッチされ、パッシブ導波路層が成長させられる。最初に、 $0.6\mu\text{m}$ 厚さ $1.28\mu\text{m}$ -InGaAsP層、そしてその後 $1.6\mu\text{m}$ 厚さInPクラッド層である。

【0065】そして、導波路が、SOAおよび導波路ヘテロ構造にエッチングすることにより形成される。 2×2 -MMI構造が、好都合に、導波路の形成の間にエッチされ、縦 $200\mu\text{m}$ 横 $11.3\mu\text{m}$ となる。そして、高濃度にドーパされたInGaAs層が、導波路セクションの上面に設けられ、金パッドとの接触を提供する。

デバイスの得られるチップサイズは、約 $6 \times 1.0\text{mm}$ である。導波路ファセットは、反射防止膜がコートされ、熱放散を可能にしかつクリービング(cleaving)を容易にするために薄くされる。

【0066】導波路412および416は、各々対のSOA424/428および432/436を含む。各SOAは、約 $600\mu\text{m}$ ないし $1200\mu\text{m}$ の範囲の長さを有した。また、各SOAは、約 300mW の消費電力であり、約 1550nm の波長で動作する光信号に対して、室温で約 25dB の利得を有した。

【0067】MMIから形成されたYジャンクションカブラ438により、導波路412および416は、出力接合部420において隣り合う。MMIは、導波路412および416からの所望の割合の光電力を捉えるように、端部から端部まで測定された約 0.5mm の長さである。結果として、出力信号444は、出力接合部420を通して伝播された。

【0068】上述したように、デバイス400は、出力信号444を形成することに、接合部420における建設的または破壊的な干渉を使用する。生じた干渉は、SOAにより生じた相対位相差に依存する。相対位相差の選択は、実行されるべきブル論理動作を部分的に決定する。

【0069】上記の構成により、スイッチング速度は、約 10 ピコ秒であると観測された。しかし、この結果は、光電力の到着の後に続く、各SOA中のキャリア密度の変化により制限される。しかし、キャリア密度の変化は、一般に、光電力の波長に直接的に比例する。この例において、キャリア密度の変化は、光信号の動作可能な波長範囲が狭い場合最小である。

【0070】

【発明の効果】以上説明したように、本発明によれば、結合的ブル論理動作のような演算機能を実行するための光デバイスを提供することができる。

【0071】特許請求の範囲の発明の要件の後に括弧で記載した番号がある場合は本発明の一実施例の態様関係を示すものであって、本発明の範囲を限定するものと解釈してはならない。

【図面の簡単な説明】

【図1】本発明において使用される建設的および破壊的干渉計を示す。

【図2】本発明の一実施形態を示す上面図。

【図3】本発明の第2の実施形態を示す上面図。

【図4】本発明の別の実施形態を示す上面図。

【図5】本発明の別の実施形態を示す上面図。

【図6】本発明の別の実施形態を示す上面図。

【図7】本発明の別の実施形態を示す上面図。

【図8】本発明の別の実施形態を示す上面図。

【図9】本発明の別の実施形態を示す上面図。

【図10】本発明において使用される3ポート干渉計の



一例を示す図。

【符号の説明】


10 第1の3ポート干渉計デバイス
 12, 32 第1の入力
 14, 34 第2の入力
 16, 18, 36, 38 入力信号
 22, 42 出力
 30 第2の3ポート干渉計デバイス
 40 光信号
 50 光論理デバイス
 54 第1の入力
 58 第2の入力
 62 第1の導波路
 64, 66 半導体光増幅器
 68 第2の導波路
 70 出力接合部
 80 光論理デバイス
 84 第1の入力
 88 第2の入力
 92 第1の導波路
 94, 96 SOA
 98 第2の導波路
 100 出力接合部
 110 光論理デバイス
 114 第1の入力
 118 第2の入力
 130 電力ディバイダ

132 第1の導波路
 134, 136 SOA
 138 第2の導波路
 140 出力接合部
 150 光論理デバイス
 154 第1の入力
 158 第2の入力
 162 第1の導波路
 164, 166 SOA
 168 第2の導波路
 170 出力接合部
 175 光論理デバイス
 200 バイナリー加算器
 210, 220 光デバイス
 250 算術デバイス
 260, 270, 280, 290, 300 光デバイス
 350 光デバイス
 360 キージェネレータ
 370 暗号化器
 400 ブール論理デバイス
 404, 408 入力
 412, 416 導波路
 420 出力接合部
 424, 432 第1のSOA
 428, 436 第2のSOA
 440 単一基板
 444 出力信号

【図1】




【図2】



A	B	OUT
0	0	0
0	1	1
1	0	1
1	1	1

(b)


【図3】



A	B	OUT
0	0	0
0	1	1
1	0	1
1	1	0

(b)


【図4】



A	B	OUT
0	0	0
0	1	0
1	0	0
1	1	1

(b)


【図5】



A	OUT
0	1
1	0

(b)


【図6】




A	B	OUT
0	0	0
0	1	1
1	0	1
1	1	1

(b)

【図9】




【図7】




A	B	SUM	CARRY
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

(b)

【図10】



【図8】



A	B	C	SUM	CARRY
0	0	0	0	0
0	1	0	1	0
1	0	0	1	0
1	1	0	0	1
0	0	1	1	0
0	1	1	0	1
1	0	1	0	1
1	1	1	1	1

(b)

フロントページの続き

(71)出願人 596077259
600 Mountain Avenue,
Murray Hill, New Je
rsey 07974-0636 U. S. A.

(72)発明者 ハーマン メルビン プレスビー
アメリカ合衆国、08904 ニュージャージ
ー州、ハイランド パーク、リンカン ア
ベニュー

Fターム(参考) 2H079 AA05 AA12 BA03 CA01 EA05
EA07 GA03 HA11